modelsim 10.4 64位v1.0破解版

modelsim 10.4 是一款Mentor公司推出的專業(yè)的HDL語言仿真軟件，提供強大的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。Modelsim全面支持VHDL和Verilog語言的IEEE 標準，支持C/C++功能調(diào)用，并采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯仿真速度快，編譯的代碼與平臺無關(guān)，便于保護IP核，個性化的圖形界面和用戶接口，為用戶加快調(diào)錯提供強有力的手段，是FPGA/ASIC設(shè)計的首選仿真軟件。

安裝教程

1、解壓文件雙擊應(yīng)用程序進行安裝，點擊next

2、選擇按裝路徑，點擊next

3、等待安裝完成，彈出是否創(chuàng)建桌面快捷方式，點擊yes

4、彈出是否添加path路徑，點擊yes

5、安裝完成點擊done退出

6、進入安裝目錄下的win64目錄，找到mgls64.dll文件，右鍵屬性，將只讀前面的勾去掉，點擊應(yīng)用

7、將解壓文件下的MentorKG.exe和patch_dll.bat文件復(fù)制到安裝目錄下的win64目錄下

8、雙擊patch_dll.bat，等待片刻生成許可證文件，另存到安裝目錄下

9、進入環(huán)境變量，新建變量名為：MGLS_LICENSE_FILE，變量值為：license.txt”所在的目錄(C:modeltech64_10.4License.txt)

10、進入軟件查看，破解完成

使用教程

1、選擇窗口中“File”然后點擊"New"點擊“Project”新建工程，輸入工程名稱

2、返回Modelsim界面，在彈出的快捷菜單中選擇“Create New File”

3、設(shè)置文件名與文件類型

4、選中文件右擊，選擇Edit，進行verilog HDL的代碼編寫，然后再按照上述方法添加一個測試平臺文件

5、選中兩個文件后右擊，在彈出的快 兩個文件后右擊，在彈出的快捷菜單中選擇 Compile 然后點Compile Selected，對源代碼進行編譯

6、編譯通過后 ，后面的問號變成了對號

主要特點

1、RTL和門級優(yōu)化，本地編譯結(jié)構(gòu)，編譯仿真速度快，跨平臺跨版本仿真
2、單內(nèi)核VHDL和Verilog混合仿真
3、源代碼模版和助手，項目管理
4、集成了性能分析、波形比較、代碼覆蓋、數(shù)據(jù)流ChaseX、Signal Spy、虛擬對象Virtual Object、Memory窗口、Assertion窗口、源碼窗口顯示信號值、信號條件斷點等眾多調(diào)試功能
5、C和Tcl/Tk接口，C調(diào)試
6、對SystemC的直接支持，和HDL任意混合
7、支持SystemVerilog的設(shè)計功能
8、對系統(tǒng)級描述語言的最全面支持，SystemVerilog，SystemC，PSL
9、ASIC Sign off
10、可以單獨或同時進行行為（behavioral）、RTL級、和門級（gate-level）的代碼